西部热线 | 助力西部开发,关注西部民生! |
adtop
adtop01
当前位置: 西部热线 > 科技

北京智联安安之平:蜂窝IoT芯片处理器指令集/微架构的八大需求

作者:沐瑶    栏目:科技    来源:C114通信网    发布时间:2022-06-22 18:08

在今天举行的2022科技周暨移动信息产业创新大会的拥抱RISC—V分论坛上,北京智联科技有限公司副总经理安志平详细介绍了蜂窝物联网芯片处理器指令集/微架构的八大要求。

要求:蜂窝通信加速的DSP指令越来越多的物联网芯片厂商摒弃纯硬件方案,转而采用软件+硬件的缓解方式,催生了对DSP加速指令的需求除法指令,位操作指令,特殊加速指令对浮点指令,尤其是双精度浮点指令没有明确的需求

要求:支持单指令流和多数据流SIMD非常适合基带通信中I/O数据的多点并行处理,有4—8个SIMD通道,相应增加了16位MAC的数量

要求:高效且长度适中的装配线6—8级流水更深的流水线会带来更大的处理延迟和功耗600Mhz28nm可以满足中高速物联网基带处理的要求,有一定的硬加速800Mhz28nm可以满足一般OpenMCU的应用支持动态分支预测缓存,这对于电池供电的设备非常重要

要求:本地L1数据存储器实时数据流通过L1数据缓存在通信中的意义并不是那么大与L1缓存并行的L1不可缓存数据内存效率更高它不仅可以减少数据处理的延迟,还可以减少CPU和接口之间的数据传输次数但是,需要进行深度优化,以确保地址和数据上的路径延迟足够小,从而使128KB或256KB数据内存能够以1:1的比例与CPU保持相同的频率,而不是1:N方案

需求:更高效的取指单元28位或256位指令预取总线4路以上指令缓存,至少32B/线可以大大提高XIPFLASH的效率确保软件能够实现VoLTE,QVGA照片的ISP,TTS算法等复杂任务

要求:128位或更高的数据宽度我看不出现在的蜂窝物联网芯片需要64位的数据流水线机制,更宽的数据总线接口就是另一回事了适当增加处理器接口的位数,可以减少处理器访问L2缓存或L2 SRAM的次数,从而减少总线拥塞28位或256位数据接口宽度已经在一些低端DSP处理器中采用,但RISC架构处理器相对较少

要求:AXI3总线接口协议旧的AHB接口总线由于其请求—授权模式已经落后于现代通信芯片的性能要求,因此许多旧的MCU系列面临升级AXI3总线支持更多未完成的请求,目前看到的需求一般大于6除了纯软件解决方案的高端多核通信芯片,对AXI4缓存的一致接口没有需求,所以AXI3可以满足大部分蜂窝物联网芯片的应用

需求:为MCU模式设计的更好的能耗比OpenMCU模式的芯片是为用户二次开发准备的在这种模式下,RF收发器和基带子系统断电,处理器和少量L1存储器以较低的频率运行处理器内核的动态功耗不应超过10uA/Mhz28nm

九:调试/跟踪蜂窝协议栈的深度和复杂度极高,这就需要一种强大的处理器内核测试方法有创和无创传统的软件日志不能满足需求,需要硬件跟踪功能的简单应用Debug/Trace罗技要基于AP处理器进行裁剪和优化,使开发核心总面积的比例达到3—5%

adl03
adr1
adr2